

EXPLEO – AJC Formation

Projet détection des coins à l'aide d'une FPGA Cora z7

damien zhang
01/01/2026

Table des matières

1.Phase Cadrage	5
A.Clarification du cahier des charges	5
I.Présentation du projet	5
II.Fonctionnalités et Performances	5
III.Architectures matérielles.....	5
IV.Contraintes matérielles et logiciels	6
B.Plan de validation.....	6
I.Inspection	6
II.Analyse	6
A.FPGA	7
PL-IP-00 : Source Vidéo Mémoire	7
PL-IP-01 : Source Vidéo Test Pattern Generator (TPG)	7
PL-IP-02 : Source initial DMA/TPG	7
PL-IP-03 : Source à chaud	7
PL-IP-04 : Transaction AXI WDATA.....	7
PL-IP-05 : Transaction AXI TVALID et Tready.....	7
PL-IP-06 : Architecture filtre à convolution.....	8
PL-IP-07 : standard de transfert	8
PL-IP-08 : Filtre Gaussien	8
PL-IP-09 : Filtre Harris	8
PL-IP-10 : Comparaison filtre	8
PL-IP-11 : Seuil	8
PL-IP-12 : Paramétrage seuil.....	8
PL-IP-13 : Retour de données.....	8
PL-DISP-00 : Overlay	8
PL-DISP-01 : Affichage VGA / Vsync et Hsync	8
PL-DISP-02 : Mode d’affichage.....	9
B.SoC	9
PS-01 : Vérifier l’écriture dans la mémoire	9
PS-02 : Vérifier la lecture dans la mémoire	9
III. Test.....	9

A.FPGA	9
PL-IP-00 : Capturer avec l'ILA le flux brut en sortie du DMA	9
PL-IP-01 : Capturer avec l'ILA plusieurs image consécutives du TPG	9
PL-IP-02 : Capturer avec l'ILA la source vidéo	9
PL-IP-03 : Capturer avec l'ILA la bascule du flux vidéo	9
PL-IP-04 : Capturer avec l'ILA les différents signaux de l'AXI	9
PL-IP-05 : Capturer avec l'ILA la sortie du filtre Gaussien.....	10
PL-IP-06 : Capturer avec l'ILA la sortie du filtre Harris	10
PL-IP-07 : Capturer avec l'ILA la sortie de la binarisation.....	10
PL-IP-08 : Capturer avec l'ILA le retour de données	10
PL-DISP-00 : Capturer avec l'ILA la sortie de l'overlay	10
PL-DISP-01 : Capturer avec l'ILA les signaux Vsync et Hsync	10
PL-DISP-02 : Capturer avec l'oscilloscope les signaux VS et HS	10
PL-DISP-03 : Capturer avec l'oscilloscope les canaux	10
PL-DISP-04 : Capturer avec l'ILA la bascule des effets.....	10
B.Soc	10
PS-00 : XSCT écriture mémoire	10
PS-01 : XSCT lecture mémoire	10
IV.Démonstration.....	11
A.FPGA	11
PL-DISP-00 : Afficher l'image de la DDR sur l'écran	11
PL-DISP-01 : Afficher le TPG sur l'écran	11
PL-DISP-02 : Afficher la mire du TPG sur l'écran	11
PL-DISP-03 : Afficher le grayscale	11
PL-DISP-04 : Afficher le gauss.....	11
PL-DISP-05 : Afficher le harris	11
PL-DISP-06 : Afficher l'overlay	11
PL-DISP-07 : Afficher l'image avec l'overlay	11
PL-DISP-08 : Tester la bascule entre les images	11
B.SoC	11
PS-00 : Afficher le tableau de la mémoire DDR3.....	11
2.Bloc Design.....	11
3.Rapport de validation	12
I.Analyse conforme	12

A.FPGA	12
PL-IP-00 : Source Vidéo mémoire.....	12
PL-IP-01 : Source Vidéo Test Pattern Generator (TPG).....	12
PL-IP-02 : Source initial DMA/TPG	12
PL-IP-04 : Transaction AXI WDATA.....	12
PL-IP-05 : Transaction AXI TVALID et Tready.....	12
PL-IP-06 : Architecture filtre à convolution.....	13
PL-IP-07 : standard de transfert	13
PL-IP-08 : Filtre Gaussien	13
PL-IP-09 : Filtre Harris	13
PL-IP-11 : Seuil	13
PL-IP-12 : Paramétrage seuil.....	14
PL-DISP-00 : Overlay	14
PL-DISP-01 : Affichage VGA / Vsync et Hsync	14
PL-DISP-02 : Mode d’affichage.....	16
B.SoC	16
PS-01 : Vérifier l’écriture dans la mémoire	16
PS-02 : Vérifier la lecture dans la mémoire	16
II. Analyse non conforme	16
PL-IP-03 : Source à chaud	16
PL-IP-10 : Comparaison filtre	16
PL-IP-13 : Retour de données.....	16
III. Test conforme	16
A.FPGA	16
PL-IP-00 : Capturer avec l’ILA le flux brut en sortie du DMA	16
PL-IP-01 : Capturer avec l’ILA plusieurs image consécutives du TPG	16
PL-IP-03 : Capturer avec l’ILA la bascule du flux vidéo	16
PL-IP-04 : Capturer avec l’ILA les différents signaux de l’AXI	17
PL-IP-05 : Capturer avec l’ILA la sortie du filtre Gaussien.....	17
PL-IP-06 : Capturer avec l’ILA la sortie du filtre Harris	17
PL-IP-07 : Capturer avec l’ILA la sortie de la binarisation.....	17
PL-DISP-00 : Capturer avec l’ILA la sortie de l’overlay	17
PL-DISP-01 : Capturer avec l’ILA les signaux Vsync et Hsync	17
PL-DISP-02 : Capturer avec l’oscilloscope les signaux VS et HS	18

PL-DISP-03 : Capturer avec l'oscilloscope les canaux	19
PL-DISP-04 : Capturer avec l'ILA la bascule des effets.....	19
B.Soc	19
PS-00 : XSCT écriture mémoire	19
PS-01 : XSCT lecture mémoire	20
VI. Test non conforme	20
PL-IP-02 : Capturer avec l'ILA la source vidéo	20
PL-IP-08 : Capturer avec l'ILA le retour de données	20
V. Démonstration conforme.....	20
A.FPGA	20
PL-DISP-00 : Afficher l'image de la DDR sur l'écran	20
PL-DISP-01 : Afficher le TPG sur l'écran.....	21
PL-DISP-02 : Afficher la mire du TPG sur l'écran	21
PL-DISP-03 : Afficher le grayscale	22
PL-DISP-04 : Afficher le gauss.....	22
PL-DISP-05 : Afficher le harris	23
PL-DISP-06 : Afficher l'overlay	23
PL-DISP-07 : Afficher l'image avec l'overlay avec l'image brut.....	24
PL-DISP-08 : Tester la bascule entre les images	24
B.SoC	24
PS-00 : Afficher le tableau de la mémoire DDR3	24
4.Références	25

1. Phase Cadrage

A. Clarification du cahier des charges

I. Présentation du projet

Le projet consiste à concevoir un système embarqué permettant de stocker, traiter et transmettre des données vidéo à l'aide d'une FPGA. Les données sont acquises par une DMA, traitées par la FPGA pour détecter les coins, puis affichées sur un écran VGA à l'aide d'un PMOD relié à notre carte.

II. Fonctionnalités et Performances

Dans un premier temps, nous devons réaliser l'acquisition de la donnée issue de notre RAM DDR. Une fois l'image récupérée par le DMA, elle va subir un prétraitement avec un Test Pattern Generator. Avec cette nouvelle image, il va subir un filtrage d'abord en nuance de gris, puis gaussien, puis Harris et une fois qu'on a atteint un seuil il passe dans un overlay pour ressortir sur le PMOD VGA qui affichera l'image sur un écran. En parallèle de ce traitement FPGA nous avons un Processing System équipé d'une ARM A9 qui pilotera quelques étapes clefs du traitement, notamment sur l'initialisation de la mémoire DDR ou sur la vérification du seuil afin de calculer le score max de notre image. L'objectif en performance est d'avoir une bonne fréquence d'image pour que notre flux vidéo sur l'écran soit net.

III. Architectures matérielles




FIGURE 1 : SCHEMA SYNOPTIQUE

IV. Contraintes matérielles et logiciels

Nous allons utiliser une carte de développement Cora Z7 équipée d'une FPGA Zynq XC7Z010-1CLG400C et d'un Processing System avec un processeur ARM A9, la carte embarque aussi 512MB de ram DDR3 qui vont être sollicités durant le projet pour stocker notre image. Sur la carte Cora Z7, nous allons connecter sur les connecteurs PMOD un convertisseur PMOD VGA qui nous permettra de relier un moniteur à travers un câble VGA. Pour vérifier la cohérence du signal, nous allons le visualiser grâce à l'oscilloscope Hantek6022BE.




FIGURE 2 : CORA Z7 AVEC LE PMOD VGA

Le développement de notre système FPGA se fera sur Vivado 2020.2 et la partie PS sur Vitis 2020.2 pour analyser la mémoire.

B. Plan de validation

I. Inspection

Vérification du schéma RTL afin de retrouver les éléments nécessaires à notre système, tels qu'un convertisseur analogique numérique PMOD, une ram DDR3, un PS pour la gestion de l'image et une connexion AXI pour le flux vidéo transporté.

Les critères de validation sont : le DMA est présent et correctement connecté à au FPGA, la gestion du PL est présente et reliée au PS, le PS est correctement configuré pour envoyer et recevoir des données, les différentes transactions sont réalisées via AXI et les horloges et signaux de contrôle de l'AXI.

II. Analyse

Dans le testbench, vérifier les différentes transactions sur l'AXI entre le DMA, le PS et le PL. Le but du testbench est de vérifier les transactions entre le PS et le DMA et le PL et de vérifier les différentes instructions envoyées. Les différentes phases de communication sur la ligne AXI sont analysées afin de vérifier notamment les adresses utilisées, les données transmises et les réponses retournées par le PL et le DMA. D'autres signaux seront aussi surveillés afin de garantir le bon fonctionnement du système, comme AWADDR, WDATA, WSTRB, AWVALID, AWREADY, WVALID, BVALID, BREADY et BRESP pour les plus importants lors des écritures et lectures des signaux.

Nous devons aussi vérifier le nombre de pixels de l'image en sortie de la DDR grâce à la simulation et vérifier sa cadence de 60 images/s. Si les images qui ont été passées dans des filtres (Gaussien et Harris) ne présentent aucune anomalie de donnée. L'analyse de l'overlay qui combine le flux brut et le flux binarisé permet si le flux de base est connu de pouvoir vérifier en amont les pixels à mettre en surbrillance et de les comparer avec le flux transformé.

L'analyse dans le testbench nous permet aussi de vérifier les valeurs de Vsync et Hsync afin d'effectuer un comptage pour vérifier s'il n'y a pas un décalage de notre image.

L'analyse est validée si le dialogue entre les différents blocs est réalisé et qu'aucune anomalie est repérée sur l'adressage une variation de l'adresse AWADDR que WVALID et WREADY qui sont en handshake permettent l'envoi des données sur WDATA s'ils sont à l'état haut et ensuite BVALID et BREADY valident la transaction.

Si les signaux Hsync et Vsync respectent leur timing et que les différentes données calculées en sortie de filtre correspondent à nos attentes nous pouvons valider l'analyse.

A. FPGA

PL-IP-00 : SOURCE VIDEO MEMOIRE

Charger une image dans la DDR3 et comparer avec celle en sortie de la DMA et vérifier la cadence des images pour correspondre à 60 images par seconde avec une résolution de 640 par 480 pixels au format RGB 8bits.

PL-IP-01 : SOURCE VIDEO TEST PATTERN GENERATOR (TPG)

Générer un Test Pattern Generator qui émet une mire, si la mire est connue, nous pouvons calculer les positions qui vont varier en amont et vérifier par la suite les déplacements calculés.

PL-IP-02 : SOURCE INITIAL DMA/TPG

Comparer les deux flux DMA et TPG afin de comparer les motifs, après un reset du PS, vérifier lequel est fait à l'initialisation du système.

PL-IP-03 : SOURCE A CHAUD

Tester la sélection du flux grâce à un registre dédié accessible par la partie PS du SOC.

PL-IP-04 : TRANSACTION AXI WDATA

Vérifier une variation de l'adresse AWADDR que WVALID et WREADY qui sont en handshake permettent l'envoi des données sur WDATA s'ils sont à l'état haut et ensuite BVALID et BREADY valident la transaction.

PL-IP-05 : TRANSACTION AXI TVALID ET TREADY

Vérifier l'état de TVALID et TREADY tout le long de la simulation afin de garantir la bonne transaction de chaque transfert de données.

PL-IP-06 : ARCHITECTURE FILTRE A CONVOLUTION

Les filtres à convolution Gaussien et Harris devront être implémentés selon l'architecture sliding window.

PL-IP-07 : STANDARD DE TRANSFERT

L'entrée et la sortie des filtres Gaussien et Harris sont au standard AXI4-STREAM.

PL-IP-08 : FILTRE GAUSSIEN

Le premier traitement dans notre chaine est un filtre Gaussien dont le kernel est de dimension 3 par 3. Le filtre consomme la source au format 8bits grayscale. Ce filtre permet d'ajouter du blur à notre image

PL-IP-09 : FILTRE HARRIS

Le deuxième traitement dans notre chaine est un filtre de Harris dont le kernel est de dimension 3 par 3. Ce filtre permet de détecter les coins et les intersections de ligne au sein d'une image.

PL-IP-10 : COMPARAISON FILTRE

A partir d'une image test, nous pouvons comparer les valeurs obtenues en simulation avec celui obtenu grâce à un logiciel tiers.

PL-IP-11 : SEUIL

Le dernier traitement dans notre chaine est une binarisation qui produit seuillage à la sortie du filtre de Harris. La valeur de sortie du filtre est 0 si elle est inférieure à la valeur d'entrée et de 1 si elle est supérieure ou égale à la valeur du seuil.

PL-IP-12 : PARAMETRAGE SEUIL

Nous pouvons faire varier le seuillage de notre filtre Harris pendant qu'il tourne à chaud grâce à la partie PS de notre SoC.

PL-IP-13 : RETOUR DE DONNEES

Les images en sorties des filtres ont un score qui sont stockés dans des registres accessibles par la partie PS du Soc. Cette valeur est mise à jour à chaque nouvelle image et est associé à un offset et des coordonnées.

PL-DISP-00 : OVERLAY

L'overlay est une fusion entre notre flux vidéo brut et notre flux vidéo binarisé (sortie de filtre). Si la sortie du filtre Harris est à '1' alors nous pouvons mettre le pixel sur notre flux brut en surbrillance pour marquer sa détection. Dans le cas de l'analyse nous pouvons comparer la valeur obtenue avec la valeur calculer.

PL-DISP-01 : AFFICHAGE VGA / VSYNC ET HSYNC

Nous avons une résolution prédéfinie cela nous permet de le mesurer dans le testbench les fronts montants de Vsync et Hsync. En comptant le nombre de cycle nous pouvons retrouver notre résolution (640 par 480). Nous pouvons mesurer le nombre d'image par seconde que notre système génère.

PL-DISP-02 : MODE D’AFFICHAGE

Nous pouvons tester le basculement entre deux états d’affichage pour notre sortie VGA, sur le mode A nous avons notre image naturelle sans aucun traitement et sur le mode B l’image avec l’overlay et le filtrage appliqué.

B. SoC

PS-01 : VERIFIER L’ECRITURE DANS LA MEMOIRE

Nous pouvons l’état de notre ram ddr3 avec les commandes mwr 0x (adresse) 0x (données).

PS-02 : VERIFIER LA LECTURE DANS LA MEMOIRE

Nous pouvons l’état de notre ram ddr3 avec les commandes mrd 0x (adresse).

III. Test

On place des sondes ILA sur les signaux AWADDR, WDATA, WSTRB, AWVALID, AWREADY, WVALID, BVALID, BREADY et BRESP afin de vérifier la conformité de notre bus AXI et des sondes d’oscilloscope et ILA sur le Vsync, le Hsync et le RGB afin de vérifier grâce aux cycles d’horloge connu si nous respectons les délais, que l’image transmis à belle et bien ses dimensions et le nombre d’image par seconde.

Le test est validé si aucune anomalie est repérée sur le Vsync, Hsync et RGB comme le temps de synchronisation, le nombre de pixel par ligne et le nombre de ligne et le nombre d’image par seconde de 60 et que notre BUS AXI ne présente aucune violation.

A. FPGA

PL-IP-00 : CAPTURER AVEC L’ILA LE FLUX BRUT EN SORTIE DU DMA

Comparer l’image du flux brut avec notre image de référence.

PL-IP-01 : CAPTURER AVEC L’ILA PLUSIEURS IMAGE CONSECUTIVES DU TPG

Vérifier que les éléments varient bel et bien entre les images.

PL-IP-02 : CAPTURER AVEC L’ILA LA SOURCE VIDEO

Vérifier si nous choisissons, s’il est par défaut ou si la sélection se fait à chaud.

PL-IP-03 : CAPTURER AVEC L’ILA LA BASCULE DU FLUX VIDEO

Vérifier si nous réalisons la bascule si nous avons un réel changement de source.

PL-IP-04 : CAPTURER AVEC L’ILA LES DIFFERENTS SIGNAUX DE L’AXI

Vérifier les différentes valeurs de AWADDR, WDATA, WSTRB, AWVALID, AWREADY, WVALID, BVALID, BREADY et BRESP pour les plus important lors des écritures et lectures des signaux afin de détecter aucune anomalie et aucune violation de protocole.

PL-IP-05 : CAPTURER AVEC L'ILA LA SORTIE DU FILTRE GAUSSIEN

Comparer avec les valeurs de l'image de référence afin de vérifier la pertinence des valeurs obtenues par le système.

PL-IP-06 : CAPTURER AVEC L'ILA LA SORTIE DU FILTRE HARRIS

Comparer avec les valeurs de l'image de référence afin de vérifier la pertinence des valeurs obtenues par le système.

PL-IP-07 : CAPTURER AVEC L'ILA LA SORTIE DE LA BINAIRISATION

Vérifier avec notre image de référence que les seuils sont bien respectés.

PL-IP-08 : CAPTURER AVEC L'ILA LE RETOUR DE DONNEES

Vérifier les valeurs d'offset, le score et les coordonnées avec notre image de référence calculée.

PL-DISP-00 : CAPTURER AVEC L'ILA LA SORTIE DE L'OVERLAY

Vérifier sur l'overlay les pixels produits par le système par rapport à notre image de référence calculée.

PL-DISP-01 : CAPTURER AVEC L'ILA LES SIGNAUX VSYNC ET HSYNC

Vérifier les timings des signaux Vsync et Hsync s'ils respectent bien la résolution de 640 par 480).

PL-DISP-02 : CAPTURER AVEC L'OSCILLOSCOPE LES SIGNAUX VS ET HS

Vérifier les timings des signaux Vsync et Hsync s'ils respectent bien la résolution de 640 par 480).

PL-DISP-03 : CAPTURER AVEC L'OSCILLOSCOPE LES CANAUX

Vérifier avec l'oscilloscope les signaux Vsync et Hsync s'ils respectent bien la résolution de 640 par 480) et les signaux R, G et B en sortie du PMOD afin de vérifier son bon fonctionnement.

PL-DISP-04 : CAPTURER AVEC L'ILA LA BASCULE DES EFFETS

Vérifier si nous réalisons la bascule entre le flux brut, le flux overlay ou le flux brut avec overlay.

B. Soc

PS-00 : XSCT ECRITURE MEMOIRE

Vérifier à l'aide de Vitis et la commande `dow -data {C:/Users/33651/Desktop/projet_ajc/Projet/DMA_RGB24b/DMA_RGB24b/samples/input/sample_in_rgb.bin} 0x01000000` les valeurs présentes dans la mémoire DDR pour vérifier l'état de notre image et la comparer avec notre image réelle.

PS-01 : XSCT LECTURE MEMOIRE

Vérifier à l'aide de Vitis et du tableau présente dans Vitis les valeurs présentes dans la mémoire DDR pour vérifier l'état de notre image et la comparer avec notre image réelle.

IV. Démonstration

Après avoir programmé la FPGA nous devons constater la présence d'image sur notre moniteur après avoir brancher le VGA sur la FPGA et le moniteur.

La démonstration est valide si le moniteur détecte correctement le signal VGA, qu'une image est effectivement affichée sur le moniteur, qu'aucun décalage Vsync ou Hsync n'est visible et présente, que nous n'avons aucune perte d'image observé et que l'image est cohérente.

A. FPGA

PL-DISP-00 : AFFICHER L'IMAGE DE LA DDR SUR L'ECRAN

PL-DISP-01 : AFFICHER LE TPG SUR L'ECRAN

PL-DISP-02 : AFFICHER LA MIRE DU TPG SUR L'ECRAN

PL-DISP-03 : AFFICHER LE GRAYSCALE

PL-DISP-04 : AFFICHER LE GAUSS

PL-DISP-05 : AFFICHER LE HARRIS

PL-DISP-06 : AFFICHER L'OVERLAY

PL-DISP-07 : AFFICHER L'IMAGE AVEC L'OVERLAY

PL-DISP-08 : TESTER LA BASCULE ENTRE LES IMAGES

B. SoC

PS-00 : AFFICHER LE TABLEAU DE LA MEMOIRE DDR3

2. Bloc Design




FIGURE 3 : BLOC DESIGN

3. Rapport de validation

I. Analyse conforme

A. FPGA

PL-IP-00 : SOURCE VIDEO MEMOIRE

L'image est bien chargée dans la DDR3 et le binaire semble ressembler avec le binaire de notre image la taille de l'image correspond à nos paramètres de 60 images par seconde avec une résolution de 640 par 480 pixels au format RGB 8bits.

PL-IP-01 : SOURCE VIDÉO TEST PATTERN GENERATOR (TPG)

Le Test Pattern Generator a été généré avec succès afin de tester l'affichage sur notre écran à l'aide du bloc ip TPG de Vivado.




FIGURE 4 : BLOC IP TPG

PL-IP-02 : SOURCE INITIAL DMA/TPG

Nous pouvons changer entre le DMA et le TPG afin de nous adapter à tout type de test dans notre code cpp côté vitis.

PL-IP-04 : TRANSACTION AXI WDATA

Nous avons la variation de AWADDR, WVALID et WREADY qui permettent l'envoi des données sur WDATA. Et nous avons la réponse de BVALID et BREADY pour valider la transaction.

PL-IP-05 : TRANSACTION AXI TVALID ET TREADY

TVALID et TREADY sont cohérent et garantissent la bonne transaction des données.




FIGURE 5 : SIMULATION DU BLOC IP RGB2GRAY

PL-IP-06 : ARCHITECTURE FILTRE A CONVOLUTION

Les filtres gaussien et Harris sont intégrés en sliding window afin de réduire la complexité temporelle des traitements concernant une image grâce à un traitement 3 par 3.

PL-IP-07 : STANDARD DE TRANSFERT

Les filtres sont bien au format AXI4-STREAM pour faciliter les transactions entre les différents bloc ip avec la conversion de notre code en bloc ip de vivado.

PL-IP-08 : FILTRE GAUSSIEN

Le filtre Gaussien est intégré en 3 par 3 avec du grayscale, la transition en gris et le blur va aider notre système à bien les réaliser traitement qui suivent. Ceci a été réalisé avec un code VHDL.




FIGURE 6 : BLOC IP GRAYSCALE ET FILTRE DE GAUSS

PL-IP-09 : FILTRE HARRIS

Le filtre Harris est intégré en 3 par 3 afin de nous aider à détecter les coins et les intersections de ligne au sein d'une image.




FIGURE 7 : BLOC IP FILTRE HARRIS

PL-IP-11 : SEUIL

Le seuil est intégré dans notre bloc ip Harris elle nous permet de mettre une tolérance aux données qu'on veut garder. Elle compare la valeur calculée du sliding window et garde ou non la valeur.

PL-IP-12 : PARAMETRAGE SEUIL

Nous pouvons le configurer dans notre bloc ip Harris.

axis_harris_3x3_v1_0 (4.0)




FIGURE 8 : CONFIGURATION DU SEUIL DANS LE BLOC IP DU FILTRE HARRIS

PL-DISP-00 : OVERLAY

L'overlay a bien été intégré afin de bien vérifier les corners et intersections grâce au bloc ip overlay fait à partir d'un code VHDL.




FIGURE 9 : BLOC IP DE L'OVERLAY

PL-DISP-01 : AFFICHAGE VGA / VSYNC ET HSYNC

Nous avons une fréquence pour Hsync = $25.2\text{hz}/800 \text{ ligne} = 31.5\text{kHz}$ et Vsync = $\text{Hsync}/525 \text{ lignes} = 60\text{Hz}$ mesurer dans le testbench ce qui nous confirme la fréquence de notre image




FIGURE 10 : SIMULATION DU BLOC IP VID_OUT SUR LES SIGNAUX DE HS

Nous observons que notre signal active video l'est jusqu'à que h_count ait fini de compter de 0 jusqu'à 639 (640 valeurs).




FIGURE 11 : SIMULATION DU BLOC IP VID_OUT SUR LES SIGNAUX DE VS

Nous observons que notre signal active video l'est jusqu'à que v_count ait fini de compter de 0 jusqu'à 479 (480 valeurs).

```
run all
Note: Periode HS = 31745600 ps
Time: 58312699 ps Iteration: 3 Process: /tb_vid_out_vga/hs_check File: C:/vp/Tl/TPG_test_0.srcs/sim_1/new/sim.vhd
Note: Frequence HS attendue ~ = 31.5 kHz
Time: 58312699 ps Iteration: 3 Process: /tb_vid_out_vga/hs_check File: C:/vp/Tl/TPG_test_0.srcs/sim_1/new/sim.vhd
Note: Periode VS = 16666440000 ps
Time: 32222319707 ps Iteration: 3 Process: /tb_vid_out_vga/vs_check File: C:/vp/Tl/TPG_test_0.srcs/sim_1/new/sim.vhd
Note: Frequence VS attendue ~ = 60 Hz
Time: 32222319707 ps Iteration: 3 Process: /tb_vid_out_vga/vs_check File: C:/vp/Tl/TPG_test_0.srcs/sim_1/new/sim.vhd
run: Time (s): cpu = 00:00:09 ; elapsed = 00:00:09 . Memory (MB): peak = 3193.828 ; gain = 0.000
```

FIGURE 12 : RAPPORT DE SIMULATION DES VALEURS SIMULES

Pour une période HS de 31_745_600 ps cela correspond à 31.75 us donc une fréquence de 31.5khz avec une période VS de 16_666_440_000 ps cela correspond à 16.64 us donc une fréquence de 60hz ce qui valide nos signaux de timings.

PL-DISP-02 : MODE D’AFFICHAGE

Nous pouvons basculer entre deux états d’affichage pour notre sortie VGA, sur le mode A nous avons notre image naturelle sans aucun traitement et sur le mode B l’image avec l’overlay et le filtrage appliqué grâce à un bouton poussoir présent sur la carte.

B. SoC

PS-01 : VERIFIER L'ECRITURE DANS LA MEMOIRE

Nous avons écrit dans la ram mwr 0x01000000 0x00000001.

PS-02 : VERIFIER LA LECTURE DANS LA MEMOIRE

Nous avons lu dans la ram mrd 0x01000000 et ça nous a sorti 0x00000001.

II. Analyse non conforme

PL-IP-03 : SOURCE A CHAUD

Nous n'avons aucun moyen de tester le flux grâce à un registre dédié accessible par la partie PS du SOC.

PL-IP-10 : COMPARAISON FILTRE

Aucune donnée binaire d'une image n'a été testé avec un logiciel tiers afin de vérifier la cohérence de nos filtres.

PL-IP-13 : RETOUR DE DONNEES

Aucune fonctionnalité n'a été intégré afin de vérifier le score et aucun retour via UART n'a été programmé.

III. Test conforme

A. FPGA

PL-IP-00 : CAPTURER AVEC L'ILA LE FLUX BRUT EN SORTIE DU DMA

L'ILA montre que la sortie de notre DMA varie bien avec différentes valeurs en hexadécimale.

Name	Value	76	77	78	79	80	81	82
design_1_ila_vdma_0/m_axis_mm2s_tdata[23:0]	fb4b6	fb4b6						

FIGURE 13 : ANALYSE SUR L'ILA DES DONNEES SUR LE VDMA

PL-IP-01 : CAPTURER AVEC L'ILA PLUSIEURS IMAGE CONSECUTIVES DU TPG

L'ILA montre que notre TDATA a plusieurs varie avec différentes valeurs en hexadécimale.

PL-IP-03 : CAPTURER AVEC L'ILA LA BASCULE DU FLUX VIDEO

Le bouton poussoir passe à 1 et nous sommes garanti de la bascule du flux vidéo.

PL-IP-04 : CAPTURER AVEC L'ILA LES DIFFERENTS SIGNAUX DE L'AXI

Les différentes valeurs de AWADDR, WDATA,WSTRB, AWVALID, AWREADY, WVALID, BVALID, BREADY et BRESP varient bien et confirme les transactions sur notre ligne.

design_1_ila_vdma_0/s_axi_ite_awaddr[7:2]	01	00																01															
design_1_ila_vdma_0/s_axi_ite_wdata[31:0]	00000001	00000001																00000001															
design_1_ila_vdma_0/s_axi_ite_awready	0	0																0															
design_1_ila_vdma_0/s_axi_ite_wvalid	0	0																0															
design_1_ila_vdma_0/s_axi_ite_bready	0	0																0															
design_1_ila_vdma_0/s_axi_ite_bvalid	0	0																0															
design_1_ila_vdma_0/s_axi_ite_wready	0	0																0															
design_1_ila_vdma_0/s_axi_ite_wvalid	0	0																0															

FIGURE 14 : ANALYSE SUR L'ILA DES SIGNAUX DE VDMA

PL-IP-05 : CAPTURER AVEC L'ILA LA SORTIE DU FILTRE GAUSSIEN

Nous observons des données transitées sur le filtre de Gauss sur l'ILA.



FIGURE 15 : ANALYSE SUR L'ILA DES DONNEES SUR LE FILTRE DE GAUSS

PL-IP-06 : CAPTURER AVEC L'ILA LA SORTIE DU FILTRE HARRIS

Nous observons des données transitées sur le filtre d'Harris l'ILA.



FIGURE 16 : ANALYSE SUR L'ILA DES DONNEES SUR LE FILTRE HARRIS

PL-IP-07 : CAPTURER AVEC L'ILA LA SORTIE DE LA BINAIRISATION

Nous observons des données transitées sur le RGB2GRAY sur l'ILA.



FIGURE 17 : ANALYSE SUR L'ILA DES DONNEES SUR LE RGB2GRAY

PL-DISP-00 : CAPTURER AVEC L'ILA LA SORTIE DE L'OVERLAY

Nous observons des données transitées sur l'overlay sur l'ILA.



FIGURE 18 : ANALYSE SUR L'ILA DES DONNEES SUR L'OVERLAY

PL-DISP-01 : CAPTURER AVEC L'ILA LES SIGNAUX VSYNC ET HSYNC

Les timings des signaux Vsync et Hsync sont respectent bien la résolution de 640 par 480.



FIGURE 19 : ANALYSE SUR L'ILA DES TIMINGS DE VS ET HS

PL-DISP-02 : CAPTURER AVEC L'OSCILLOSCOPE LES SIGNAUX VS ET HS

Les timings des signaux Vsync et Hsync sont respectent bien la résolution de 640 par 480.



10 KS à l'écran 10 MS à l'écrit



conformité de ces données grâce aux valeurs de fréq

PL-DISP-03 : CAPTURER AVEC L'OSCILLOSCOPE LES CANAUX

Les timings des signaux Vsync et Hsync sont respectés




FIGURE 22 : MESURE A L'OSCILLO DE BLUE 0

PL-DISP-04 : CAPTURER AVEC L'ILA LA BASCULE DES EFFETS

Le bouton poussoir passe à 1 et nous sommes garanti de la bascule du flux vidéo.

B. Soc

PS-00 : XSCT ECRITURE MEMOIRE

Vérifier à l'aide de Vitis et la commande `dow -data {C:/Users/33651/Desktop/projet_ajc/Projet/DMA_RGB24b/DMA_RGB24b/samples/input/sample_in_rgb.bin}`
`0x01000000` les valeurs présentes dans la mémoire DDR pour vérifier l'état de notre image et la comparer avec notre image réelle.

L'image est bien chargée dans la mémoire RAM DDR3.

```
Successfully downloaded C:/Users/33651/Desktop/projet_ajc/Projet/DMA_RGB24b/DMA_RGB24b/samples/input/sample_in_rgb.bin
xsct% dow -data {C:/Users/33651/Desktop/projet_ajc/Projet/DMA_RGB24b/DMA_RGB24b/samples/input/sample_in_rgb.bin} 0x01000000

0%   OMB  0.0MB/s  ??:?? ETA
23%  OMB  0.4MB/s  ??:?? ETA
51%  OMB  0.4MB/s  ??:?? ETA
81%  OMB  0.4MB/s  ??:?? ETA
100% OMB  0.4MB/s  00:02
Successfully downloaded C:/Users/33651/Desktop/projet_ajc/Projet/DMA_RGB24b/DMA_RGB24b/samples/input/sample_in_rgb.bin
```

FIGURE 23 : CONSOLE XSCT VALIDATION DU CHARGEMENT DE L'IMAGE DANS LA DDR3

PS-01 : XSCT LECTURE MEMOIRE

Vérifier à l'aide de Vitis et du tableau présente dans Vitis les valeurs présentes dans la mémoire DDR pour vérifier l'état de notre image et la comparer avec notre image réelle.

Les valeurs sont bien conformes à ce que nous attendons.

```
xsc% mrd 0x01000000  
1000000: D6F9E3D7
```

FIGURE 24 : CONSOLE XSCT LECTURE DE DES PREMIERS VALEURS DE NOTRE IMAGE

VI. Test non conforme

PL-IP-02 : CAPTURER AVEC L'ILA LA SOURCE VIDEO

Nous n'avons aucun moyen de faire de sélection à chaud.

PL-IP-08 : CAPTURER AVEC L'ILA LE RETOUR DE DONNEES

L'ila a cessé de fonctionner pour cette phase de test.

V. Démonstration conforme

A. FPGA

PL-DISP-00 : AFFICHER L'IMAGE DE LA DDR SUR L'ECRAN



FIGURE 25 : AFFICHAGE SUR L'ECRAN DU VDMA

PL-DISP-01 : AFFICHER LE TPG SUR L'ECRAN




FIGURE 26: AFFICHAGE SUR L'ECRAN DU TPG

PL-DISP-02 : AFFICHER LA MIRE DU TPG SUR L'ECRAN




FIGURE 27 : AFFICHAGE SUR L'ECRAN DE LA MIRE DU TPG

PL-DISP-03 : AFFICHER LE GRAYSCALE



FIGURE 28 : AFFICHAGE SUR L'ECRAN DE LA CONVERSION RGB VERS GRAY

PL-DISP-04 : AFFICHER LE GAUSS



FIGURE 29 : AFFICHAGE SUR L'ECRAN DU FILTRE DE GAUSS

PL-DISP-05 : AFFICHER LE HARRIS



FIGURE 30 : AFFICHAGE SUR L'ECRAN DU FILTRE D'HARRIS

PL-DISP-06 : AFFICHER L'OVERLAY




FIGURE 31 : AFFICHAGE SUR L'ECRAN DE L'OVERLAY

PL-DISP-07 : AFFICHER L'IMAGE AVEC L'OVERLAY AVEC L'IMAGE BRUT



FIGURE 32 : AFFICHAGE SUR L'ECRAN DE L'OVERLAY AVEC L'IMAGE BRUT

PL-DISP-08 : TESTER LA BASCULE ENTRE LES IMAGES

La bascule entre l'image brut et l'image avec overlay marche et le bascule est réalisé grâce au bouton poussoir

B. SoC

PS-00 : AFFICHER LE TABLEAU DE LA MEMOIRE DDR3

0x01000000 : 0x1000000 <Hex Integer>   + New Renderings...				
Address	0 - 3	4 - 7	8 - B	C - F
01000000	D6F9E3D7	E2D6F8E2	F7E1D5F8	D6F8E2D6
01000010	E2D6F8E2	F7E1D5F8	D7F7E1D5	E2D7F8E2
01000020	F9E3D8F8	D8F8E2D7	E3D8F9E3	FAE4D8F9
01000030	D8FAE4D8	E3D8FAE4	F9E3D8F9	DAF9E3D9
01000040	E2DAF9E2	F9E2DAF9	DAF9E2DA	E2DAF9E2
01000050	F9E2DAF9	DAF9E2DA	E2DAF9E2	F9E2D9F9
01000060	D8F9E3D8	E3D8F9E3	F9E3D8F9	D8F9E3D8
01000070	E3D8F9E3	F9E3D8F9	D7F8E2D7	E3D8F8E2
01000080	F9E3D8F9	D8F9E3D8	E3D8F9E3	F9E3D8F9
01000090	DBF9E3D9	E3DBFAE3	F9E3D8FA	DCF9E4DC
010000A0	E4DDF9E4	FAE4DEFA	DDFAE4DE	E5DDFAE5
010000B0	FAE5DDFA	DDFAE5DD	E5DDFAE5	FAE4DEFA
010000C0	DDF9E3DD	E4DCF9E4	F9E4DCF9	DCF9E4DC
010000D0	E4DCF9E4	F9E4DCF9	DCF9E4DC	E4DCF9E4

FIGURE 33 : TABLEAU DE LA MEMOIRE DDR3

4. Références

Figure 1 : Schéma synoptique.....	5
Figure 2 : Cora Z7 avec le Pmod VGA.....	6
Figure 3 : Bloc design.....	11
Figure 4 : Bloc ip TPG.....	12
Figure 5 : Simulation du bloc IP RGB2GRAY.....	12
Figure 6 : Bloc ip grayscale et filtre de Gauss.....	13
Figure 7 : Bloc ip filtre Harris.....	13
Figure 8 : Configuration du seuil dans le bloc ip du filtre Harris.....	14
Figure 9 : Bloc ip de l'overlay.....	14
Figure 10 : Simulation du bloc IP vid_out sur les signaux de HS.....	15
Figure 11 : Simulation du bloc IP vid_out sur les signaux de VS.....	15
Figure 12 : Rapport de simulation des valeurs simulés.....	15
Figure 13 : Analyse sur l'ILA des données sur le VDMA.....	16
Figure 14 : Analyse sur l'ILA des signaux de VDMA.....	17
Figure 15 : Analyse sur l'ILA des données sur le filtre de Gauss.....	17
Figure 16 : Analyse sur l'ILA des données sur le filtre Harris.....	17
Figure 17 : Analyse sur l'ILA des données sur le RGB2GRAY.....	17
Figure 18 : Analyse sur l'ILA des données sur l'overlay.....	17
Figure 19 : Analyse sur l'ILA des timings de VS et HS.....	17
Figure 20 : Mesure à l'oscillo du Vertical Sync.....	18
Figure 21 : Mesure à l'oscillo du Horizontal Sync.....	18
Figure 22 : Mesure à l'oscillo de Blue 0.....	19
Figure 23 : Console XSCT validation du chargement de l'image dans la DDR3.....	19
Figure 24 : CONSOLE XSCT lecture de des premiers valeurs de notre image.....	20
Figure 25 : Affichage sur l'ecran du VDMA.....	20
Figure 26 : Affichage sur l'ecran du TPG.....	21
Figure 27 : Affichage sur l'ecran de la mire du TPG.....	21
Figure 28 : Affichage sur l'ecran de la conversion RGB vers GRAY.....	22
Figure 29 : Affichage sur l'ecran du filtre de Gauss.....	22
Figure 30 : Affichage sur l'ecran du filtre d'Harris.....	23
Figure 31 : Affichage sur l'ecran de l'overlay.....	23
Figure 32 : Affichage sur l'ecran de l'overlay avec l'image brut.....	24
Figure 33 : Tableau de la mémoire DDR3.....	24